Produktattribut

Kostnaden har varit en av de stora problemen för 3D-paketerade chips, och Foveros kommer att vara första gången Intel producerar dem i hög volym tack vare sin ledande förpackningsteknologi.Intel säger dock att chips som produceras i 3D Foveros-paket är extremt konkurrenskraftiga med standardchipdesigner – och i vissa fall kan de till och med vara billigare.

Intel har designat Foveros-chippet för att vara så låg kostnad som möjligt och ändå uppfylla företagets uttalade prestationsmål – det är det billigaste chippet i Meteor Lake-paketet.Intel har ännu inte delat hastigheten på Foveros-interconnect/bas-brickan men har sagt att komponenterna kan köras på några få GHz i en passiv konfiguration (ett uttalande som antyder att det finns en aktiv version av det mellanliggande lagret som Intel redan utvecklar ).Foveros kräver alltså inte att designern kompromissar med bandbredds- eller latensbegränsningar.

Intel förväntar sig också att designen kommer att skala bra både vad gäller prestanda och kostnad, vilket innebär att den kan erbjuda specialiserade konstruktioner för andra marknadssegment, eller varianter av den högpresterande versionen.

Kostnaden för avancerade noder per transistor växer exponentiellt när kiselchipsprocesser närmar sig sina gränser.Och att designa nya IP-moduler (som I/O-gränssnitt) för mindre noder ger inte mycket avkastning på investeringen.Därför kan återanvändning av icke-kritiska brickor/chiplets på befintliga noder "tillräckligt bra" spara tid, kostnader och utvecklingsresurser, för att inte tala om att förenkla testprocessen.

För enstaka kretsar måste Intel testa olika kretselement, som minnes- eller PCIe-gränssnitt, i följd, vilket kan vara en tidskrävande process.Däremot kan chiptillverkare också testa små chips samtidigt för att spara tid.lock har också en fördel när det gäller att designa chips för specifika TDP-serier, eftersom designers kan anpassa olika små chips för att passa deras designbehov.

De flesta av dessa punkter låter bekanta, och de är alla samma faktorer som ledde AMD ner på chipsetvägen 2017. AMD var inte först med att använda chipsetbaserad design, men det var den första stora tillverkaren som använde denna designfilosofi för att massproducerar moderna chips, något som Intel verkar ha kommit fram till lite sent.Intels föreslagna 3D-paketeringsteknik är dock mycket mer komplex än AMD:s organiska mellanlagerbaserade design, som har både fördelar och nackdelar.

Skillnaden kommer så småningom att återspeglas i de färdiga markerna, där Intel säger att det nya 3D-staplade chippet Meteor Lake förväntas vara tillgängligt 2023, med Arrow Lake och Lunar Lake som kommer 2024.

Intel sa också att superdatorchippet Ponte Vecchio, som kommer att ha mer än 100 miljarder transistorer, förväntas ligga i hjärtat av Aurora, världens snabbaste superdator.