Merrillchip Nytt & Original i lager Elektroniska komponenter integrerad krets IC DS90UB928QSQX/NOPB

1.

FPDLINK är en höghastighets differentialtransmissionsbuss designad av TI, som huvudsakligen används för att överföra bilddata, såsom kamera- och displaydata.Standarden utvecklas ständigt, från det ursprungliga paret av linjer som sänder 720P@60fps bilder till den nuvarande förmågan att sända 1080P@60fps, med efterföljande chips som stöder ännu högre bildupplösningar.Överföringsavståndet är också mycket långt och når cirka 20 m, vilket gör den idealisk för fordonsapplikationer.

FPDLINK har en höghastighetskanal framåt för att överföra höghastighetsbilddata och en liten del av kontrolldata.Det finns också en bakåtkanal med relativt låg hastighet för överföring av omvänd styrinformation.Framåt- och bakåtkommunikationen bildar en dubbelriktad kontrollkanal, vilket leder till den smarta designen av I2C i FPDLINK som kommer att diskuteras i detta dokument.

FPDLINK används med en serializer och en deserializer parade tillsammans, CPU:n kan anslutas till antingen serializern eller deserializern, beroende på applikation.Till exempel, i en kameraapplikation ansluter kamerasensorn till serializern och skickar data till deserializern, medan CPU:n tar emot data som skickas från deserializern.I en displayapplikation skickar CPU data till serializern och deserializern tar emot data från serializern och skickar den till LCD-skärmen för visning.

2.

CPU:ns i2c kan sedan anslutas till serializern eller deserializerns i2c.FPDLINK-chippet tar emot I2C-informationen som sänds av CPU:n och sänder I2C-informationen till den andra änden via FPDLINK.Som vi vet, i i2c-protokollet, synkroniseras SDA via SCL.I allmänna applikationer är data låst på den stigande kanten av SCL, vilket kräver att mastern eller slaven är redo för data på den fallande kanten av SCL.Men i FPDLINK, eftersom FPDLINK-överföringen är tidsinställd, är det inga problem när mastern skickar data, som mest tar slaven data några klockor senare än mastern skickar den, men det finns ett problem när slaven svarar till mastern t.ex. när slaven svarar mastern med ett ACK när ACK sänds till mastern, är det redan senare än tiden som skickats av slaven, dvs den har redan gått igenom FPDLINK-fördröjningen och kan ha missat stigningen kanten av SCL.

Lyckligtvis tar i2c-protokollet hänsyn till denna situation.i2c specificerar en egenskap som heter i2c stretch, vilket innebär att i2c-slaven kan dra ner SCL innan han skickar ACK om den inte är redo så att mastern kommer att misslyckas när den försöker dra upp SCL så att mastern fortsätter att försöka dra upp SCL och vänta på, Därför när vi analyserar i2c-vågformen på FPDLINK-slavsidan kommer vi att upptäcka att varje gång slavadressdelen skickas finns det bara 8 bitar och ACK kommer att besvaras senare.

TI:s FPDLINK-chip drar full nytta av denna funktion, istället för att bara vidarebefordra den mottagna i2c-vågformen (dvs. att behålla samma överföringshastighet som avsändaren), återsänder den mottagna data med den överföringshastighet som är inställd på FPDLINK-chippet.Detta är därför viktigt att notera när du analyserar i2c-vågformen på FPDLINK-slavsidan.Processorns i2c-överföringshastighet kan vara 400K, men i2c-överföringshastigheten på FPDLINK-slavsidan är 100K eller 1M, beroende på SCL höga och låga inställningar i FPDLINK-chippet.