Produktattribut

Intel avslöjar 3D-chipdetaljer: kan stapla 100 miljarder transistorer, planerar att lanseras 2023

Det staplade 3D-chippet är Intels nya riktning för att utmana Moores lag genom att stapla logikkomponenterna i chippet för att dramatiskt öka tätheten hos CPU:er, GPU:er och AI-processorer.Med chipprocesser som närmar sig stillastående kan detta vara det enda sättet att fortsätta att förbättra prestandan.

Nyligen presenterade Intel nya detaljer om sin 3D Foveros-chipdesign för de kommande Meteor Lake-, Arrow Lake- och Lunar Lake-chipsen vid halvledarindustrikonferensen Hot Chips 34.

De senaste ryktena har antytt att Intels Meteor Lake kommer att försenas på grund av behovet av att byta Intels GPU-bricka/chipset från TSMC 3nm-noden till 5nm-noden.Medan Intel fortfarande inte har delat information om den specifika noden den kommer att använda för GPU:n, sa en företagsrepresentant att den planerade noden för GPU-komponenten inte har ändrats och att processorn är på väg att släppas i tid 2023.

Notera att Intel den här gången bara kommer att producera en av de fyra komponenterna (CPU-delen) som används för att bygga sina Meteor Lake-chips – TSMC kommer att producera de andra tre.Branschkällor påpekar att GPU-brickan är TSMC N5 (5nm process).

Intel har delat med sig av de senaste bilderna av Meteor Lake-processorn, som kommer att använda Intels 4-processnod (7nm-process) och kommer först ut på marknaden som en mobil processor med sex stora kärnor och två små kärnor.Meteor Lake och Arrow Lake-chipsen täcker behoven på marknaden för mobila och stationära PC-datorer, medan Lunar Lake kommer att användas i tunna och lätta bärbara datorer som täcker marknaden för 15W och lägre.

Framsteg inom förpackning och sammankopplingar förändrar snabbt ansiktet för moderna processorer.Båda är nu lika viktiga som den underliggande processnodteknologin – och utan tvekan viktigare på något sätt.

Många av Intels avslöjanden på måndagen fokuserade på dess 3D Foveros-förpackningsteknik, som kommer att användas som grund för deras Meteor Lake-, Arrow Lake- och Lunar Lake-processorer för konsumentmarknaden.Denna teknik gör att Intel kan stapla små marker vertikalt på ett enhetligt baschip med Foveros-anslutningar.Intel använder också Foveros för sina Ponte Vecchio och Rialto Bridge GPU:er och Agilex FPGA:er, så det kan anses vara den underliggande teknologin för flera av företagets nästa generations produkter.

Intel har tidigare tagit ut 3D Foveros på marknaden på sina lågvolyms Lakefield-processorer, men Meteor Lake med 4 plattor och Ponte Vecchio med nästan 50 plattor är företagets första chips som massproduceras med tekniken.Efter Arrow Lake kommer Intel att gå över till den nya UCI-interconnecten, som gör det möjligt för den att komma in i chipsets ekosystem med hjälp av ett standardiserat gränssnitt.

Intel har avslöjat att de kommer att placera fyra Meteor Lake-kretsuppsättningar (kallade "plattor/plattor" på Intels språkbruk) ovanpå den passiva Foveros mellanlager/basplatta.Basplattan i Meteor Lake skiljer sig från den i Lakefield, som kan betraktas som en SoC på ett sätt.3D Foveros förpackningsteknik stöder också ett aktivt mellanliggande lager.Intel säger att de använder en optimerad 22FFL-process med låg kostnad och låg effekt (samma som Lakefield) för att tillverka Foveros mellanläggsskikt.Intel erbjuder också en uppdaterad 'Intel 16′-variant av denna nod för sina gjuteritjänster, men det är inte klart vilken version av Meteor Lake-basplattan Intel kommer att använda.

Intel kommer att installera beräkningsmoduler, I/O-block, SoC-block och grafikblock (GPU) med Intel 4-processer på detta mellanliggande lager.Alla dessa enheter är designade av Intel och använder Intel-arkitektur, men TSMC kommer att tillverka I/O-, SoC- och GPU-blocken i dem.Detta innebär att Intel endast kommer att producera CPU- och Foveros-blocken.

Branschkällor läcker att I/O-matrisen och SoC är gjorda på TSMC:s N6-process, medan tGPU använder TSMC N5.(Det är värt att notera att Intel refererar till I/O-brickan som "I/O Expander", eller IOE)

Framtida noder på Foveros färdplan inkluderar 25 och 18 mikron tonhöjder.Intel säger att det till och med är teoretiskt möjligt att uppnå 1-mikrons bump-avstånd i framtiden med hjälp av Hybrid Bonded Interconnects (HBI).