(Ny & Original) I lager 3S200A-4FTG256C IC Chip XC3S200A-4FTG256C

Produktattribut

 på-plats-programmerbar grindmatris

 Apå-plats-programmerbar grindmatris(FPGA) är enintegrerad kretsdesignad för att konfigureras av en kund eller en designer efter tillverkning – därav termenfältprogrammerbar.FPGA-konfigurationen specificeras vanligtvis med hjälp av enspråk för hårdvarubeskrivning(HDL), liknande det som används för enapplikationsspecifik integrerad krets(ASIC).Kretsschemananvändes tidigare för att specificera konfigurationen, men detta är allt mer sällsynt på grund av tillkomsten avelektronisk designautomationverktyg.

FPGA:er innehåller en array avprogrammerbar logiska block, och en hierarki av omkonfigurerbara sammankopplingar som tillåter block att kopplas samman.Logikblock kan konfigureras för att utföra komplexakombinationsfunktioner, eller agera så enkeltlogiska grindartycka omOCHochXOR.I de flesta FPGA inkluderar logiska block ocksåminneselement, vilket kan vara enkeltFlip flopseller mer kompletta minnesblock.^[1]Många FPGA kan omprogrammeras för att implementera olikalogiska funktioner, vilket tillåter flexibelomkonfigurerbar datoranvändningsom utförs idatormjukvara.

FPGA:er har en anmärkningsvärd roll iinbyggda systemutveckling på grund av deras förmåga att starta systemprogramvaruutveckling samtidigt med hårdvara, möjliggöra systemprestandasimuleringar i ett mycket tidigt skede av utvecklingen och tillåta olika systemförsök och designiterationer innan systemarkitekturen slutförs.^[2]

Historia[redigera]

FPGA-industrin spirade urprogrammerbart skrivskyddat minne(PROM) ochprogrammerbara logiska enheter(PLD).PROMs och PLDs hade båda möjlighet att programmeras i partier i en fabrik eller på fältet (fältprogrammerbar).^[3]

Alteragrundades 1983 och levererade branschens första omprogrammerbara logiska enhet 1984 – EP300 – som innehöll ett kvartsfönster i förpackningen som gjorde det möjligt för användare att lysa en ultraviolett lampa på formen för att raderaEPROMceller som innehöll enhetskonfigurationen.^[4]

Xilinxproducerade den första kommersiellt gångbara fältprogrammerbaragate arrayår 1985^[3]– XC2064.^[5]XC2064 hade programmerbara grindar och programmerbara sammankopplingar mellan grindar, början på en ny teknik och marknad.^[6]XC2064 hade 64 konfigurerbara logiska block (CLB), med två tre-ingångaruppslagstabeller(LUTS).^[7]

1987, denNaval Surface Warfare Centerfinansierade ett experiment som föreslagits av Steve Casselman för att utveckla en dator som skulle implementera 600 000 omprogrammerbara grindar.Casselman var framgångsrik och ett patent relaterat till systemet utfärdades 1992.^[3]

Altera och Xilinx fortsatte oemotsagda och växte snabbt från 1985 till mitten av 1990-talet när konkurrenter växte fram och urholkade en betydande del av deras marknadsandel.År 1993, Actel (nuMikrosemi) betjänade cirka 18 procent av marknaden.^[6]

1990-talet var en period av snabb tillväxt för FPGA, både vad gäller kretsförfining och produktionsvolymen.I början av 1990-talet användes FPGA främst itelekommunikationochnätverk.I slutet av årtiondet hittade FPGA:er sin väg till konsument-, fordons- och industriapplikationer.^[8]

År 2013 representerade Altera (31 procent), Actel (10 procent) och Xilinx (36 procent) tillsammans cirka 77 procent av FPGA-marknaden.^[9]

Företag som Microsoft har börjat använda FPGA för att accelerera högpresterande, beräkningsintensiva system (somdatacentersom driver sinaBing sökmotor), pågrund avprestanda per wattfördelar med FPGA.^[10]Microsoft började använda FPGA för attaccelereraBing 2014 och 2018 började distribuera FPGA:er över andra datacenterarbetsbelastningar för derasAzurblå molntjänsterplattform.^[11]

Följande tidslinjer indikerar framsteg i olika aspekter av FPGA-design:

Portar

• 1987: 9 000 portar, Xilinx^[6]
• 1992: 600 000, Naval Surface Warfare Department^[3]
• Tidigt 2000-tal: miljoner^[8]
• 2013: 50 miljoner, Xilinx^[12]

Marknadsstorlek

• 1985: Första kommersiella FPGA: Xilinx XC2064^[5][6]
• 1987: 14 miljoner dollar^[6]
• c.1993: >385 miljoner dollar^{[6][misslyckad verifiering]}
• 2005: 1,9 miljarder dollar^[13]
• Uppskattningar för 2010: 2,75 miljarder dollar^[13]
• 2013: 5,4 miljarder dollar^[14]
• Uppskattning 2020: 9,8 miljarder dollar^[14]

Designen börjar

Adesignstartär en ny anpassad design för implementering på en FPGA.

• 2005: 80 000^[15]
• 2008: 90 000^[16]

Design[redigera]

Samtida FPGA har stora resurser pålogiska grindaroch RAM-block för att implementera komplexa digitala beräkningar.Eftersom FPGA-konstruktioner använder mycket snabba I/O-hastigheter och dubbelriktad databussar, blir det en utmaning att verifiera korrekt tidpunkt för giltig data inom inställningstid och hålltid.

Planeringmöjliggör resursallokering inom FPGA:er för att möta dessa tidsbegränsningar.FPGA:er kan användas för att implementera alla logiska funktioner som enASICkan utföra.Möjligheten att uppdatera funktionaliteten efter leverans,partiell omkonfigurationav en del av designen^[17]och de låga engångstekniska kostnaderna i förhållande till en ASIC-design (trots den generellt högre enhetskostnaden), erbjuder fördelar för många tillämpningar.^[1]

Vissa FPGA:er har analoga funktioner utöver digitala funktioner.Den vanligaste analoga funktionen är en programmerbarsvängningshastighetpå varje utgångsstift, vilket gör att ingenjören kan ställa in låga hastigheter på lätt belastade stift som annars skulle göra detringaellerparoacceptabelt, och att sätta högre hastigheter på tungt belastade stift på höghastighetskanaler som annars skulle gå för långsamt.^[18][19]Också vanliga är kvarts-kristalloscillatorer, on-chip resistans-kapacitans oscillatorer, ochfaslåsta slingormed inbäddadspänningsstyrda oscillatoreranvänds för generering och hantering av klockor samt för höghastighetsserialiserare-deserialiserare (SERDES) sändningsklockor och mottagarklockåterställning.Ganska vanliga är differentialkomparatorerpå ingångsstift designade att anslutas tilldifferentiell signaleringkanaler.Några "blandad signalFPGA” har integrerad kringutrustninganalog-till-digital-omvandlare(ADC) ochdigital-till-analog-omvandlare(DAC) med analoga signalkonditioneringsblock som tillåter dem att fungera som ensystem-på-ett-chip(SoC).^[20]Sådana enheter suddar ut gränsen mellan en FPGA, som bär digitala ettor och nollor på sin interna programmerbara sammankopplingsväv, ochfältprogrammerbar analog array(FPAA), som bär analoga värden på sin interna programmerbara sammankopplingsväv.

Logikblock[redigera]

Huvudartikel:Logisk block

Förenklat exempel på en logisk cell (LUT –Uppslagstabell, FA –Full huggorm, DFF –D-typ flip-flop)

Den vanligaste FPGA-arkitekturen består av en array avlogiska block(kallas konfigurerbara logiska block, CLB, eller logic array block, LABs, beroende på leverantör),I/O-kuddaroch dirigera kanaler.^[1]I allmänhet har alla routingkanaler samma bredd (antal ledningar).Flera I/O-kuddar kan passa i höjden på en rad eller bredden på en kolumn i arrayen.

"En applikationskrets måste mappas till en FPGA med tillräckliga resurser.Även om antalet CLBs/LABs och I/Os som krävs lätt kan bestämmas utifrån designen, kan antalet routingspår som behövs variera avsevärt även mellan design med samma mängd logik.(Till exempel atvärstångsomkopplarekräver mycket mer routing än ensystolisk arraymed samma portantal.Eftersom oanvända routingspår ökar kostnaden (och minskar prestandan) för delen utan att ge någon fördel, försöker FPGA-tillverkare tillhandahålla precis tillräckligt med spår så att de flesta konstruktioner som kommer att passa t.ex.uppslagstabeller(LUT) och I/O kan varadirigeras.Detta bestäms av uppskattningar som de som härrör frånRents regeleller genom experiment med befintliga konstruktioner.”^[21]Från och med 2018,nätverk-på-chiparkitekturer för routing och sammankoppling utvecklas.^{[citat behövs]}

I allmänhet består ett logiskt block av ett fåtal logiska celler (kallade ALM, LE, slice etc.).En typisk cell består av en 4-ingångars LUT, enfull huggorm(FA) och enD-typ flip-flop.Dessa kan delas upp i två 3-ingångars LUT:er.Inormalt lägedessa kombineras till en 4-ingångars LUT genom den förstamultiplexor(mux).Iaritmetiskläge, deras utgångar matas till adderaren.Valet av läge programmeras in i den andra mux.Utgången kan vara antingensynkronellerasynkron, beroende på programmeringen av den tredje mux.I praktiken är hela eller delar av huggormenlagras som funktionerin i LUT:erna för att sparaPlats.^[22][23][24]

Hårda block[redigera]

Moderna FPGA-familjer utökar ovanstående möjligheter till att inkludera funktionalitet på högre nivå fixerad i kisel.Att ha dessa vanliga funktioner inbäddade i kretsen minskar den yta som krävs och ger dessa funktioner ökad hastighet jämfört med att bygga dem från logiska primitiver.Exempel på dessa inkluderarmultiplikatorer, generiskDSP-block,inbyggda processorer, höghastighets I/O-logik och inbäddadminnen.

High-end FPGA kan innehålla hög hastighetmulti-gigabit transceivrarochhårda IP-kärnorTill exempelprocessorkärnor,Ethernet medelstora passerkontrollenheter,PCI/PCI Expresskontroller och externa minneskontroller.Dessa kärnor finns vid sidan av det programmerbara tyget, men de är byggda avtransistoreristället för LUT så de har ASIC-nivåprestandaochEnergiförbrukningutan att förbruka en betydande mängd tygresurser, vilket lämnar mer av tyget fritt för den applikationsspecifika logiken.Multi-gigabit-sändtagarna innehåller också högpresterande analoga in- och utgångskretsar tillsammans med höghastighetsserializers och deserializers, komponenter som inte kan byggas av LUT.Funktionalitet på högre nivå fysiskt lager (PHY) som t.exlinjekodningkan eller kanske inte implementeras tillsammans med serializers och deserializers i hård logik, beroende på FPGA.