order_bg

Produkter

XCVU9P-2FLGA2104I – Integrated Circuits, Embedded, FPGAs (Field Programmable Gate Array)

kort beskrivning:

Xilinx® Virtex® UltraScale+™ FPGA finns i -3, -2, -1 hastighetsgrader, med -3E-enheter som har högsta prestanda.-2LE-enheterna kan arbeta med en VCCINT-spänning på 0,85V eller 0,72V och ge lägre maximal statisk effekt.När den används vid VCCINT = 0,85V, med -2LE-enheter, är hastighetsspecifikationen för L-enheterna densamma som -2I-hastighetsgraden.När den används vid VCCINT = 0,72V, reduceras -2LE-prestanda och statisk och dynamisk effekt.DC- och AC-egenskaper specificeras i utökade (E), industriella (I) och militära (M) temperaturområden.Förutom driftstemperaturområdet eller om inget annat anges, är alla elektriska parametrar för DC och AC desamma för en viss hastighetsklass (dvs. tidsegenskaperna för en -1 hastighetsförlängd enhet är desamma som för en -1 hastighetsklass industriell anordning).Det finns dock endast utvalda hastighetsklasser och/eller enheter tillgängliga i varje temperaturområde.


Produktdetalj

Produkttaggar

Produktattribut

TYP BESKRIVNING
Kategori Integrerade kretsar (IC)

Inbäddad

FPGA (Field Programmable Gate Array)

Mfr AMD
Serier Virtex® UltraScale+™
Paket Bricka
Produktstatus Aktiva
DigiKey programmerbar Obekräftat
Antal LAB/CLB 147780
Antal logiska element/celler 2586150
Totalt RAM-bitar 391168000
Antal I/O 416
Spänning - Matning 0,825V ~ 0,876V
Monteringstyp Ytmontering
Driftstemperatur -40°C ~ 100°C (TJ)
Paket/fodral 2104-BBGA, FCBGA
Leverantörsenhetspaket 2104-FCBGA (47,5x47,5)
Basproduktnummer XCVU9

Dokument och media

RESURSTYP LÄNK
Datablad Virtex UltraScale+ FPGA-datablad
Miljöinformation Xiliinx RoHS-certifikat

Xilinx REACH211 Cert

EDA-modeller XCVU9P-2FLGA2104I från SnapEDA

XCVU9P-2FLGA2104I av Ultra Librarian

Miljö- och exportklassificeringar

ATTRIBUT BESKRIVNING
RoHS-status ROHS3-kompatibel
Moisture Sensitivity Level (MSL) 4 (72 timmar)
ECCN 3A001A7B
HTSUS 8542.39.0001

 

FPGA:er

Funktionsprincip:
FPGA:er använder ett koncept som Logic Cell Array (LCA), som internt består av tre delar: Configurable Logic Block (CLB), Input Output Block (IOB) och Internal Interconnect.Field Programmable Gate Arrays (FPGA) är programmerbara enheter med en annan arkitektur än traditionella logiska kretsar och gate-arrayer som PAL-, GAL- och CPLD-enheter.FPGA:ns logik implementeras genom att ladda de interna statiska minnescellerna med programmerad data, värdena lagrade i minnescellerna bestämmer logikcellernas logiska funktion och sättet på vilket modulerna är anslutna till varandra eller till I/ O.Värdena som lagras i minnescellerna bestämmer den logiska funktionen hos de logiska cellerna och det sätt på vilket modulerna är länkade till varandra eller till I/O, och i slutändan de funktioner som kan implementeras i FPGA, vilket möjliggör obegränsad programmering .

Chipdesign:
Jämfört med andra typer av chipdesign krävs vanligtvis en högre tröskel och ett mer rigoröst grundläggande designflöde för FPGA-chips.I synnerhet bör designen vara nära kopplad till FPGA-schemat, vilket möjliggör en större skala av speciell chipdesign.Genom att använda Matlab och speciella designalgoritmer i C ska det vara möjligt att uppnå en smidig transformation i alla riktningar och på så sätt säkerställa att den ligger i linje med nuvarande mainstream-chipdesigntänkande.Om så är fallet är det vanligtvis nödvändigt att fokusera på den ordnade integrationen av komponenter och motsvarande designspråk för att säkerställa en användbar och läsbar chipdesign.Användningen av FPGA:er möjliggör kortfelsökning, kodsimulering och andra relaterade designoperationer för att säkerställa att den aktuella koden är skriven på ett sätt och att designlösningen uppfyller de specifika designkraven.Utöver detta bör designalgoritmerna prioriteras för att optimera projektdesignen och effektiviteten av chipoperationen.Som designer är det första steget att bygga en specifik algoritmmodul som chipkoden är relaterad till.Detta beror på att fördesignad kod hjälper till att säkerställa algoritmens tillförlitlighet och avsevärt optimerar den övergripande chipdesignen.Med helkortsfelsökning och simuleringstestning borde det vara möjligt att minska cykeltiden som åtgår vid design av hela chippet vid källan och att optimera den övergripande strukturen för den befintliga hårdvaran.Denna nya produktdesignmodell används ofta, till exempel vid utveckling av icke-standardiserade hårdvarugränssnitt.

Huvudutmaningen inom FPGA-design är att bli bekant med hårdvarusystemet och dess interna resurser, att säkerställa att designspråket möjliggör effektiv koordinering av komponenter och att förbättra läsbarheten och användningen av programmet.Detta ställer också höga krav på konstruktören, som behöver skaffa sig erfarenhet av flera projekt för att uppfylla kraven.

 Algoritmdesignen måste fokusera på rimlighet för att säkerställa det slutliga slutförandet av projektet, för att föreslå en lösning på problemet baserat på den faktiska situationen för projektet och för att förbättra effektiviteten i FPGA-driften.Efter fastställande av algoritmen bör vara rimligt att bygga modulen, för att underlätta koddesignen senare.Fördesignad kod kan användas i koddesign för att förbättra effektiviteten och tillförlitligheten.Till skillnad från ASIC:er har FPGA:er en kortare utvecklingscykel och kan kombineras med designkrav för att ändra strukturen på hårdvaran, vilket kan hjälpa företag att lansera nya produkter snabbt och möta behoven av icke-standardiserad gränssnittsutveckling när kommunikationsprotokollen inte är mogna.


  • Tidigare:
  • Nästa:

  • Skriv ditt meddelande här och skicka det till oss